1. Pendahuluan[kembali]
oltage-Divider Biasing adalah metode yang umum digunakan untuk memberikan bias stabil pada transistor dalam suatu rangkaian. Berikut adalah penjelasan umum mengenai cara kerja rangkaian ini:
Resistor Divider: Dua resistor (R1 dan R2) dihubungkan seri antara tegangan suplai (Vcc) dan ground untuk membentuk pembagi tegangan. Tegangan pada titik tengah pembagi ini digunakan untuk memberikan bias pada basis transistor.
Stabilitas: Metode ini memberikan stabilitas yang lebih baik terhadap variasi beta transistor dibandingkan dengan metode bias sederhana. Ini karena tegangan basis sebagian besar ditentukan oleh pembagi tegangan daripada arus basis.
Kapasitor Bypass: Kapasitor sering digunakan di paralel dengan salah satu resistor untuk meningkatkan penguatan AC dan menstabilkan sinyal.
Re dan Rc: Resistor emitter (Re) dan resistor kolektor (Rc) digunakan untuk mengatur arus kolektor dan tegangan output.
Rangkaian ini memastikan bahwa transistor tetap berada dalam mode aktif, menghasilkan sinyal yang stabil dan konsisten untuk aplikasi amplifier.
2. Tujuan[kembali]
- Mengetahui apa itu Voltage Divider Biasing
- Mengetahui rangkaian dari Voltage Divider Biasing
- Dapat mensimulasikan rangkaian Voltage Divider Biasing
3. Alat dan Bahan[kembali]
- Alat Instrumen
Alat ukur untuk mengukur besar Tegangan dalam satuan Volt
Alat ukur untuk mengukur Kuat Arus dalam satuan Ampere
Osiloskop adalah alat ukur elektronika yang berfungsi memproyeksikan bentuk sinyal listrik. Osiloskop dilengkapi dengan tabung sinar katode. Peranti pemancar elektron memproyeksikan sorotan elektron ke layar tabung sinar katode.
- Bahan
Kapasitor adalah komponen elektronik pasif yang dapat menyimpan muatan listrik dalam waktu sementara dengan satuan kapasitansinya adalah Farad.
Resistor adalah komponen Elektronika Pasif yang memiliki nilai resistansi atau hambatan tertentu yang berfungsi untuk membatasi dan mengatur arus listrik dalam suatu rangkaian Elektronika
- Ground
Pentanahan merupakan titik acuan yang biasa digunakan sebagai acuan titik potensial nol atau titik tegangan nol pada rangkaian elektronika. Fungsi ground meliputi:
Titik Referensi Tegangan: Ground berfungsi sebagai titik referensi umum yang digunakan dalam sirkuit elektronik. Ketika sinyal atau voltase diukur dalam suatu rangkaian, mereka diukur relatif terhadap titik pentanahan. Ini memungkinkan untuk menjaga konsistensi dan menghindari potensi mengambang yang dapat menyebabkan masalah di sirkuit.
Pengalihan Arus: Ground berfungsi sebagai jalur untuk pengalihan arus kembali ke sumber listrik atau sumber ground, terutama untuk rangkaian DC. Ketika arus mengalir melalui komponen, seperti resistor atau transistor, mereka mengalir dari sumber tegangan melalui jalur ground kembali ke sumber listrik.
Mengurangi Kebisingan dan Interferensi: Ground digunakan sebagai jalur untuk mengalirkan gangguan atau kebisingan yang mungkin muncul di sirkuit elektronik. Dengan menemukan jalur tanah yang tepat dan merancang jalur tanah yang bersih, kebisingan dan interferensi dapat diminimalkan, sehingga meningkatkan kinerja dan keandalan sistem elektronik.
Field Effect Transistor atau FET memiliki fungsi yang hampir sama dengan Transistor bipolar pada umumnya. Perbedaannya adalah pada pengendalian arus Outputnya. Arus Output (IC) pada Transistor Bipolar dikendalikan oleh arus Input (IB) sedangkan Arus Output (ID) pada FET dikendalikan oleh Tegangan Input (VG) FET.
4. Dasar Teori[kembali]
Voltage-Divider Bias Circuit
Rangkaian bias pembagi tegangan menggunakan sepasang resistor (R1 dan R2) untuk menciptakan tegangan stabil di basis transistor. Tegangan stabil ini menetapkan titik operasi transistor. Rangkaian ini memastikan operasi transistor yang konsisten dengan meminimalkan efek variasi beta transistor dan perubahan suhu. Resistor emitter (Re) membantu menstabilkan titik operasi lebih lanjut dengan memberikan umpan balik negatif.
Ringkasan sub-chapter
Pengaturan bias pembagi tegangan yang diterapkan pada amplifier transistor BJT juga diterapkan pada amplifier FET seperti yang ditunjukkan oleh Gambar. 6.20.
Konstruksi dasarnya benar-benar sama, tetapi analisis DC masing-masing sangat berbeda. Ig 0 A untuk FET amplifiers, tetapi besarnya Ib untuk penguat BJT umum-emitor dapat mempengaruhi DC tingkat arus dan tegangan di sirkuit input dan output. Ingat bahwa Ib menyediakan hubungan antara sirkuit input dan output untuk konfigurasi pembagi tegangan BJT sementara Vgs akan melakukan hal yang sama untuk konfigurasi FET.
Gambar 6. 20 halaman 264
Gambar 4.25 halaman 158
Gambar 6.20 dapat dilakukan analisa DC dengan menghilangkan semua kapasitor (membuatnya open sirkuit/dianggap tidak ada). Ditunjukkan pada gambar 6.21
Selain itu, sumber Vdd dipisahkan menjadi dua sumber yang sama untuk memungkinkan pemisahan lebih lanjut dari daerah input dan output dari pekerjaan bersih. Sejak Ig 0 A, hukum Kirchhoff saat ini mensyaratkan bahwa R1 R2 dan seri sirkuit ekivalen yang muncul di sebelah kiri gambar dapat digunakan untuk menemukan level Vg.
Tegangan VG, sama dengan tegangan pada R2, dapat ditemukan menggunakan aturan pembagi tegangan sebagai berikut:
Dengan menggunakan hukum KVL (gambar 6.21) didapatkan persamaan :
Hasilnya menentukan bahwa setiap kali kita merencanakan Persamaan. (6.16), jika kita memilih ID 0 mA, the nilai VGS untuk plot adalah VG volts. Titik yang baru saja ditentukan muncul pada Gambar. 6.22.
Untuk titik lain, mari kita gunakan fakta bahwa pada titik mana pun pada vertikal Sumbu VGS 0 V dan pecahkan untuk nilai ID yang dihasilkan :
Hasilnya menentukan bahwa setiap kali kita merencanakan Persamaan. (6.16), jika VGS 0 V, level ID adalah ditentukan oleh Persamaan. (6.18). Persimpangan ini juga muncul pada Gambar 6.22. Dua poin yang didefinisikan di atas memungkinkan gambar garis lurus untuk diwakili Persamaan (6.16). Perpotongan garis lurus dengan kurva transfer di wilayah tersebut di sebelah kiri sumbu vertikal akan menentukan titik operasi dan yang sesuai level ID dan VGS. Karena persimpangan pada sumbu vertikal ditentukan oleh ID VG / RS dan VG adalahdiperbaiki oleh jaringan input, meningkatkan nilai RS akan mengurangi tingkat ID di terseksi seperti yang ditunjukkan pada Gambar. 6.23. Cukup jelas dari Gambar 6.23 bahwa:
Peningkatan nilai RS menghasilkan nilai ID diam yang lebih rendah dan nilai VGS yang lebih negatif.
Setelah nilai diam IDQ dan VGSQ ditentukan, jaringan yang tersisa analisis dapat dilakukan dengan cara biasa. Itu adalah,
4a. Example
Example :
- Tentukan IDQ dan VGSQ dari rangkaian berikut ini
Jawab : Untuk karakteristik transfer, jika ID = IDSS>4 = 8 mA>4 = 2 mA, maka VGS =
VP>2 = -4 V>2 = -2 V. Kurva yang dihasilkan mewakili persamaan Shockley
muncul di Gambar 7.22. Persamaan jaringan didefinisikan oleh
Saat ID = 0 mA , VGS = +1.82 V dan Saat VGS = 0 V , maka 
Garis bias yang dihasilkan muncul pada Fig. 7.22 dengan nilai diam
IDQ= 2.4 mA dan VGSQ = -1.8 V
2. Tentukan VD dan VS dari rangkaian berikut ini
Jawab :
3. Tentukan VDS dan VDG dari rangkaian berikut ini
4b.Problem
Problem :
1. Tentukan pada jaringan dalam gambar 7.85
a. VG
b. IDQ dan VGSQ
c. VD dan VS
d. VDSQ
Jawab :
2. Tentukan pada jaringan dalam gambar 7.86
a. ID
b. VS dan VDS
c. VG dan VGS
d. VP
Jawab :
3.
4c. Soal Pilihan Ganda
Pilihan ganda :
1. Manakah dari hubungan berikut yang benar tentang arus gerbang?
a. SG=ID+IS
b. ID=IG
c. IS= IG
d. IG=0
e. ID=0
Jawab: d. Struktur fisik FET yang mengandung silikon dioksida memberikan ketahanan tak terbatas. Oleh karena itu tidak ada arus yang akan mengalir melalui terminal gerbang.
2. Apa yang akan terjadi jika nilai Rs tambah?
a. VGs Meningkat
b. VGs Mengurang
c. VGs =Rs
d. VGs Tetap sama
e. VGs=0
Jawab: b. Meningkatnya nilai Rs menghasilkan nilai quiescent yang lebih rendah dari ID dan lebih banyak nilai negatif dari VGs.
3. Apa arus yang mengalir melalui R1 resistor untuk pembagi tegangan (R1=R2=1KΩ, VDD=10V)?
a. 2mAb. 5mA
c. 3mA
d. 1mA
e. 2mA
Jawab: b. IR1=IR2 =VDD/(R1+R2 )
IR1 = 10/2KΩ
IR1 = 5mA.
5. Percobaan[kembali]
a) Prosedur[kembali]
- Untuk membuat rangkaian ini, pertama, siapkan semua alat dan bahan yang bersangkutan, di ambil dari library proteus
- Letakkan semua alat dan bahan sesuai dengan posisi dimana alat dan bahan terletak.
- Tepatkan posisi letak nya dengan gambar rangkaian
- Selanjutnya, hubungkan semua alat dan bahan menjadi suatu rangkaian yang utuh
- Lalu mencoba menjalankan rangkaian , jika tidak terjadi error, maka motor akan bergerak yang berarti rangkaian bekerja
b) Rangkaian simulasi [kembali]
1. Gambar 7.17 (Voltage-divider bias arrangement)
Semua kapasitor, termasuk kapasitor bypass C S , telah diganti dengan "sirkuit terbuka"
setara. Selain itu, sumber V DD dipisahkan menjadi dua sumber yang setara untuk memungkinkan pemisahan lebih lanjut dari daerah masukan dan keluaran jaringan. Karena IG = 0 A, hukum Kirchhoff saat ini mengharuskan IR1 = IR2, dan deret rangkaian ekuivalen yang muncul di sebelah kiri gambar dapat digunakan untuk mencari level V G . Itu tegangan V G , sama dengan tegangan pada R2,
2. Gambar 7.18 (Redeawn network for dc analysis)
Sebuah rangkaian diberi dua buah sumber tegangan VDD sebesar 16 V. Diukur tegangan VG dengan menhubungkan voltmeter dari gate ke ground didapat 1.75 V. Diukur arus pada kaki gate didapat arus 0 mA. Diukur arus pada kaki drain didapat arus 0.91 mA.Diukur tegangan VGS dengan menghubungan voltmeter ke kaki gate dan source didapat 0.38 V. diukur arus pada kaki source didapat arus 0.91 mA. Diukur tegangan pada resistor RS didapat 1.36 V.
3. Gambar 7.21
Sumber tegangan AC dengan amplitudo 5 dan frekuensi 1kHz dihubungkan sebagai vi ke kapasitor C1 dan diberi sumber tegangan VDD sebesar 16 V. Diukur tegangan untuk mencari VDS dengan menghubungkan voltmeter dari drain terhadap source didapat 6.34 V. Diukur resistor pada RS didapat 4.4 V. Lalu diukur tegangan VGS dengan mengubungkan voltmeter dari gate dan source didapat -2.45 V lalu diukur arus pada kaki drain didapat 3.44 mA.Diukur tegangan VDG dengan menguhubungkan voltmeter ke kari drain dan gate didapat 10.8 V. Lalu dipasang osiloskop pada bagian input dan output untuk mendapatkan gelombang.
c) Video Simulasi [kembali]
Rangkaian 1
Rangkaian 2
Rangkaian 3
6. Download File
[kembali]
Komentar
Posting Komentar